Лекция: Регистр UCSRA

Таблица 19. Формат регистра UCSRA

Bit 7 — RXC: Прием завершен.Данный бит устанавливается в состояние 1 при пересылке принятого символа из сдвигового регистра приема в UDR. При приеме данных инициированном прерыванием, подпрограмма обработки прерывания по завершению приема UART должна считать UDR, с тем, чтобы очистить RXC, иначе по окончании подпрограммы обработки прерывания произойдет новое прерывание.

Bit 6 — TXC: Передача завершена.Данный бит устанавливается в состояние 1, когда все разряды посылки (включая стоповый бит) выведены из сдвигового регистра передачи и в UDR не записаны новые данные. Этот флаг используется при полудуплексном связном интерфейсе, когда оборудование передачи должно установить режим приема и освободить коммуникационную шину сразу после завершения передачи.

Bit 5 — UDRE: Регистр данных пуст.Данный бит устанавливается в состояние 1 когда байт, записанный в UDR, пересылается в сдвиговый регистр передачи. Установка этого бита означает, что передатчик готов к получению нового байта данных для передачи. Когда бит UDRE в UCR установлен, до тех пор пока установлен UDRE, выполняется прерывание по завершению передачи USART. Бит UDRE очищается при записи в UDR. При приеме данных инициированном прерыванием, подпрограмма обработки прерывания по пустому регистру данных USART должна считать UDR, с тем, чтобы очистить UDRE, иначе по окончании подпрограммы прерывания произойдет новое прерывание. Во время сброса бит UDRE устанавливается в состояние 1 с тем, чтобы индицировать готовность передатчика.

Bit 4 — FE: Ошибка кадра.Данный бит устанавливается в состояние 1 при обнаружении условий ошибочного приема кадра, т.е. когда стоповый бит входящего символа в состоянии 0. Бит FE очищается при приеме стопового бита с логическим уровнем 1.

Bit 3 — DOR: Переполнение данных.Бит DOR устанавливается в состояние 1 при обнаружении условий переполнения, т.е. когда байт уже находящийся в регистре UDR, не считан перед пересылкой нового байта из сдвигового регистра приема. Бит DOR буферирован, что означает, что он будет оставаться установленным, пока не будут считаны правильные данные из UDR. Бит DOR очищается (сбрасывается в 0) когда данные приняты и пересланы в UDR.

Bits 2 — РЕ: Ошибка контроля четности.Бит РЕ устанавливается в 1, если данных, находящихся в буфере приемника, выявлена ошибка контроля четности. При отключенном контроле четности бит постоянно равен 0.

Bits 1 — U2X: Удвоение скорости обмена.Если этот разряд установлен в 1, то коэффициент деления предделителя контроллера скорости передачи уменьшается с 16 до 8. удваивая тем самым скорость асинхронного обмена по последовательному каналу. Используется только в асинхронном режиме.

Bits 0 — MPCM: Режим мультипроцессорного обмена.Если флаг равен 1, то ведомый МК ожидает приема кадра, содержащего адрес. Кадры, не содержащие адреса устройства, игнорируются.