Лекция: Система объяснения

Предназначена для показа пользователю всего процесса рассуждения, в результате которого было найдено или не найдено решение.

2. Принципы организации памяти: оперативные, постоянные запоминающие устройства. Схемотехника динамической памяти.

Под запоминающим элементам понимают физический объект, электрическую схему или их совокупность способные по внешней команде запомнить (фиксировать) некоторое входное воздействие (в цифровой или аналоговой форме представления информации), сохранять некоторое время и воспроизводить по внешней команде сохраненные значения.

Современная классификация микросхем памяти

ПЗУ и их разновидности, например программируемые логические матрицы (ПЛМ), широко используются для построения управляющих программных или микропрограммных памятей и различных логических комбинационных схем ЭВМ и систем автоматики, например преобразователей кодов, дешифраторов, генераторов последовательностей сигналов, мультиплексоров, сдвиговых и счетных регистров и т. д.

Все полупроводниковые ЗУ, в том числе и ПЗУ, представляют собой особую разновидность логических схем, общим признаком построения которых является регулярная матричная структура, состоящая из матриц И и ИЛИ. В ПЗУ информация заносится (программируется) в матрицу ИЛИ, а матрица И представляет собой «жесткий» дешифратор всех 2" выходных от п входных комбинаций.

Независимо от функционального назначения, способов записи и технологии изготовления все ПЗУ являются устройствами с произвольной выборкой информации, отличающейся наибольшей простотой организации и управления.

Основу ПЗУ составляет двухкоординатная матрица запоминающих элементов (ЗпМ) с дешифратором адреса (Дш), адресными формирователями (АФ), мультиплексорами (Мл), усилителями считывания (УСч) и устройством управления (УУ) выбора кристалла и записью-считыванием в РПЗУ (рис. 2).

Когда на адресные входы 1, 2, ..., п поступает код адреса А, адресные формирователи усиливают и формируют парафазные сигналы кода адреса, по которым адресный дешифратор возбуждает одну из горизонтальных (адресных) шин запоминающей матрицы. Затем информация, записанная в запоминающих элементах, которые связаны с выбранной адресной шиной, считывается по всем вертикальным (разрядным) шинам через блок мультиплексоров и усилителей считывания на выход.

Рис. 2. Структурная схема БИС ПЗУ

Устройство управления служит для управления выходными вентилями усилителей считывания, обеспечивая возможность наращивания объема памяти путем объединения выходов (монтажное ИЛИ) нескольких БИС ПЗУ или обеспечивая работу их на общую шину. Устройство управления в БИС РПЗУ управляет, кроме того, и режимами записи, чтения и стирания в ЭСППЗУ.

В местах пересечения горизонтальных и вертикальных шин запоминающей матрицы включаются запоминающие элементы, в качестве которых используются самые разнообразные активные компоненты: биполярные транзисторы, биполярные транзисторы с диодами Шотки, диоды, МОП-транзисторы п- и р-типов, транзисторы с МНОП-структурой и т. д.

ОЗУ

Современные принципы построения систем памяти, в частности динамических ОЗУ, существенно отличаются от своих предшественников. До середины 60-х годов системы памяти ЭВМ строились на запоминающих электронно-лучевых трубках, ферритовых сердечниках и магнитных лентах. С развитием полупроводниковой технологии устройства, построенные на ее основе, постепенно вытеснили своих предшественников. Сначала стандартным элементом памяти стало шеститранзисторное статическое ОЗУ (SRAM) которое в настоящее время используется в кэш-памяти в энергонезависимой памяти. Однако настоящий прорыв произошел после изобретения в 1968г. однотранзисторного элемента динамической памяти. Идея устройства состояла в объединении конденсатора, заряд которого определял состояние бинарной логики, и МОП-транзистора, позволяющего обратиться к заданному элементу памяти. Несколькими годами позже данное устройство было успешно применено в ОЗУ ЭВМ. Благодаря низкой стоимости на бит и высокой плотности размещения ее элементов, динамические ОЗУ на базе БИС МОП стали доминировать в ОЗУ ЭВМ. Тем не менее существуют объективные ограничения для дальнейшего совершенствования динамических ОЗУ.

Основным ограничением динамического ОЗУ является его производительность, которая включает несколько важнейших аспектов – задержку доступа и длительность цикла доступа к строке и скорость передачи данных при доступе к столбцу. Первые два аспекта относятся исключительно к динамическому ОЗУ, в то время как второй – к интерфейсу устройства памяти и является общим для всех видов полупроводниковой памяти.

Следующим объективным ограничением является проблема обновления памяти, что характерно только для динамических ОЗУ. Утечки заряда в элементе памяти требуют его восстановления через определенные промежутки времени (обычно от 16 до 32 мс). Для ЭВМ данная проблема частично решается использованием магнитных дисков памяти, однако для других приложений систем памяти, например, для энергонезависимой памяти, трудно отказаться от применения постоянного ОЗУ или программируемого ПЗУ с групповым (параллельным) электрическим стиранием (флэш-памяти).