Лекция: Побудова модулів постійного запам'ятовувального пристрою

Основною складовою ПЗП є елемент пам'яті, який збе­рігає 1 біт інформації. Елементи пам'яті об'єднані у матрицю накопичувача інформації. Сукупність з п елементів пам'яті, в якій розміщується n-розрядне слово, називають коміркою пам'яті, при цьому величина п визначає розрядність комір­ки. Кількість комірок пам'яті дорівнює 2т, де т— кількість адресних входів, а інформаційна ємність мікросхеми — біт. Для кожної комірки пам'яті є своя адреса. Більшість ПЗП мають словникову організацію, тобто дозво­ляють паралельне зчитування п розрядів слова .

Для зчитування інформації з комірки треба на адресні входи мікросхеми ПЗП подати код адреси , які через дешифратор рядків обирають відповідну комірку. Зчи­тування інформації відбувається за активного (нульового) рівня сигналу . За = 1, виходи знаходять­ся у третьому (високоімпедансному) стані — z-стані. Якщо ЗП має виходи з трьома станами або з відкритим колекто­ром, то вихід ВІС ПЗП може бути з'єднаний безпосеред­ньо із шиною; якщо на виході ВІС ПЗП активних пристроїв не має, використовують підтягувальні резистори, вмикан­ня яких забезпечує високий рівень вихідного сигналу; якщо ЗП не має виходів з трьома станами, то слід застосовувати мікросхеми шинних формувачів, наприклад, ВІС i8286 або К580ВА86.

За способом програмування, тобто за способом занесення інформації, розрізняють такі типи ПЗП: програмовій маскою одноразово, багаторазово програмовій з ультрафіолетовим стиранням, багаторазово програмовій з електричним стиранням або флеш-пам'ять (див. розд. 10, кн. 2).

Розглянемо побудову модуля ПЗП МПС на базі 8-розряд-них процесорів. Схему (рис. 4.2) модуль ПЗП має тоді, коли розрядність шини даних процесора збігається з розрядністю шини даних ПЗП, а інформаційна ємність ПЗП достатня для зберігання інформації.

Нарощування ємності ПЗП проводять тоді, коли необхід­на ємність модуля пам'яті перевищує ємність однієї ВІС ПЗП.

Приклад 4.1.Визначити інформаційну ємність, початкову і кінцеву адреси модуля пам'яті МПС 8-розрядного МП. Модуль складається з однієї ВІС К573РФ6, яка з'єднана із системною шиною (див. рис. 4.2).

Оскільки ВІС має 13 адресних входів і 8 виходів даних, її інформа­ційна ємність становить Кбайт 8.

Рис. 4.2. Модуль ПЗП ємністю 8 Кбайт ´ 8

Для визначення початкової та кінцевої адрес модуля пам'яті зазна­чимо, що зчитування інформації з ПЗП здійснюється за одночасної дії сигналів = 0 і = 0, при цьому зчитуватиметься вміст комірки з адресою, поданою на входи A12 —A0. Сигнал = 0 тоді, коли вико­нується цикл шини ЗЧИТУВАННЯ ПАМ'ЯТІ, тобто = 0. Сиг­нал = 0 в діапазоні адрес з одиничними значеннями розрядів A13, A14, A15. Отже, початкову та кінцеву адреси модуля пам'яті визнача­ють так:

початкова: 1110 0000 0000 00002 = 0H000H;

кінцева: 1111 1111 1111 11112 = 0FFFFH.

Приклад 4.2.Розробити схему модуля ПЗП з інформаційною ємністю та початковою адресою 8000H на базі ВІС К573РФ6. Модуль ПЗП з'єднати із системною шиною 8-розрядного МП. Вибірку окре­мих ВІС здійснити за допомогою дешифратора.

Для забезпечення інформаційної ємності 32К х 8 схема модуля ПЗП має містити чотири ВІС ПЗП ємністю кожна (рис. 4.3). Оскіль­ки модуль пам'яті містить чотири ВІС ПЗП, для вибірки кожної з них потрібний дешифратор DC з чотирма виходами a, b, c, d. Щоб початко­ва адреса модуля ПЗП дорівнювала 8000H, треба забезпечити вибірку даних з модуля за одиничного значення адресного розряду A15 (8000H = 1000 0000 0000 00002). За нульового значення розряду A15 вибірка не здійснюється, тому значення вихідних сигналів дешифрато­ра мають бути одиничними: a = b = c = d = 1. Значення розряду А15 надходить на вхід дозволу дешифратора Е. Після подання на вхід Е нульового значення А15 жодна з ВІС ПЗП не обирається. Для адре­сації чотирьох ВІС ПЗП за фіксованого значення старшого адресного розряду A15 слід використовувати ще два адресних розряди — A14 та A13, які надходять на адресні входи дешифратора A1 і A0. У таблиці відповідності (табл. 4.1) для дешифратора DC, що відповідає таким умовам, наведені значення вихідних сигналів а, b, с, d, які надходять на входи чотирьох ВІС для вибірки відповідної ВІС, починаючи з адреси 8000H. Символом х у табл. 4.2 позначено будь-яке значення вхідного сигналу — 0 або 1.

Рис. 4.3. Модуль ПЗП ємністю

Таблиця 4,1. Виходи дешифратора

Молодші 13 розрядів шини адреси (АВ) подаються на адресні вхо­ди A12—A0 всіх ВІС ПЗП, паралельно адресують комірку всередині однієї ВІС, а два старших розряди A14 та A13 обирають одну з ВІС ПЗП. Виходи ВІС D7 — D0з'єднані з шиною даних (DB) МПС. Так нарощується ємність модуля.

Рис. 4.4. Модуль ПЗП у 16-розрядних МПС

Розглянемо будову модуля постійної пам'яті для МПС на базі 16-розрядних процесорів, які можуть оперувати як з 8-, так і з 16-розрядними комірками пам'яті. Для викорис­тання 8-розрядних ВІС у модулях пам'яті 16-розрядних про­цесорів, наприклад, з інформаційною ємністю 1М × 8, постійна пам'ять виконується у вигляді двох банків по 512 Кбайт кожний. Один з банків з'єднаний з молодшою половиною шини даних, тобто до розрядів D7— D0, і називається молод­шим, другий — до старшої половини шини даних (розряди D15 —1)8) і називається старшим. Молодший банк містить байти з парними адресами (A0 = 0), старший — з непарними (A0 = 1).

Для адресації байта всередині банку використовують адрес­ні розряди А19—А1. Зчитування з ПЗП організовано так, що під час звернення до ПЗП на шину даних МП завжди над­ходять два байти, тобто зчитується вміст обох банків одночасно. У разі потреби процесор може обирати один не­обхідний байт з двох. На рис. 4.4 наведено систему пам'яті у вигляді двох банків. Кожний з банків виконано за струк­турною схемою модуля ПЗП для 8-розрядних процесорів, роз­глянутих вище.

У мікропроцесорних системах з 32-розрядною шиною да­них модуль ПЗП виконується у вигляді чотирьох банків. Інформація зчитується одночасно з усіх чотирьох банків, після чого МП обирає одно-, дво- або чотирибайтове слово залеж­но від команди, що виконується.