Реферат: Микропроцессорная система КР580
--PAGE_BREAK--<img width=«281» height=«297» src=«ref-1_388353785-12068.coolpic» v:shapes="_x0000_s1027"> <img width=«499» height=«327» src=«ref-1_388365853-1279.coolpic» v:shapes="_x0000_s1056">Рисунок 2-Интегральное исполнение ИМС КР580ВМ80А.
Основные технические характеристики ПРОЦЕССОРА:
разрядность МД — 8;
разрядность МА — 16;
адресное пространство — 64 Кб;
число РОН — 6 восьмиразрядных;
организация стека — указатель стека позволяет в любой точки памяти зафиксировать вершину стека;
организация прерываний — прерывания векторные, существует упрощенная возможность организации прерываний на восемь направлений (адресов);
быстродействие — 500 000 коротких (регистр — регистр) операций;
тактовая частота 0,5…2,5 МГц;
напряжения питания 5,12 В;
мощность рассеивания 1,25 Вт;
технология n-МДП;
диапазон рабочих температур 10…+70 С;
Uвыс ур(высокого уровня) — 9…13 В
Uнизк ур(низкого уровня) — -0,3…+0,8 В
Длительность тактовых импульсов:
С1 і (больше равно) 60 нс
С2 і 220 нс
<img width=«666» height=«487» src=«ref-1_388367132-78241.coolpic» v:shapes="_x0000_s1040 _x0000_s1097">
Рисунок 3- Временные диаграммы процесса получения кода команд КР580ВМ80А.
1.1.2 Генератор тактовых импульсов КР580ГФ24.
Микросхема КР580ГФ24 представляет собой генератор тактовых импульсов (ГТИ), предназначенный для совместной работы с ЦПУ KP580BM80A. Генератор формирует: высокоуровневые тактовые сигналы Ф1 и Ф2 о несовпадающими фазами; тактовый сигнал Ф2Т, по уровню совместимый с ТТЛ и синхронизированный с сигналом Ф2; сигнал STSTB “Строб состояния”, который, поступая на системный контроллер, фиксирует состояние шины данных микропроцессора; сигнал RESET “Установка”.
Генератор опорной частоты при подключении к выводам XTALf и XTAL2 кварцевого резонатора обеспечивает высокую стабильность частоты, определяемую основной частотой возбуждения кварцевого резонатора.
Выход генератора опорной частоты выведен на внешний вывод OSC и соединен внутри микросхемы со счетчиком-делителем, входящим в состав.тактового генератора. Тактовый генератор состоит из счетчика-делителя на 9, логических дешифраторов, формирующих требуемые тактовые импульсы, выходных формирователей и вспомогательных логических схем и триггеров для генерации выходных сигналов: Ф1.Ф2.Ф2Т, STSTB, Тактовые импульсы Ф1 и Ф2 управляют МОП-входами микропроцессора КР580ВМ80А. Тактовый импульо Ф2Т используется для управления ТТЛ-входами в режиме прямого обращения к памяти.
<img width=«285» height=«328» src=«ref-1_388445373-18507.coolpic» v:shapes="_x0000_s1035">
Рисунок 4- Структурная схема КР580ГФ24.
<img width=«4» height=«387» src=«ref-1_388463880-201.coolpic» v:shapes="_x0000_s1065"><img width=«4» height=«387» src=«ref-1_388464081-201.coolpic» v:shapes="_x0000_s1064"><img width=«496» height=«387» src=«ref-1_388464282-1742.coolpic» v:shapes="_x0000_s1063">Таблица 2- Назначение выводов КР580ГФ24.
Номер вывода
Обозначение
Назначение
<img width=«496» height=«4» src=«ref-1_388466024-201.coolpic» v:shapes="_x0000_s1066">1
RESET
Установка (выход)
2
RESIN
Установка (вход)
3
RDYIN
Готовность (вход)
4
READY
Готовность (выход)
5
SYNC
Синхронизация
6
Ф2Т
Фаза 2 с уровнем ТТЛ
7
STSTB
Строб состояния
8
GND
Общий
9
Ucci
+12 В
10, 11
Ф2, Ф1
Фаза 2, 1
12
OSC
Выход осциллятора
13
TANK
Вход колебательного контура
14, 15
XTAL2, XTAL1
Кварцевый резонатор
16
Ucc
+5В
Отрицательный сигнал STSTB, длительность которого равна од--ному периоду частоты опорного генератора, формируется микросхемой КР580ГФ24 при поступлении на ее вход с микропроцессора КР580ВМ80А сигнала SYNC “Синхронизация”, свидетельствующего о начале машинного цикла.
При поступлении входного сигнала RESIN микросхема КР580ГФ24 с помощью триггера Шмитта и триггера Т1 вырабатывает сигнал RESET, синхронизированный с тактовым сигналом Ф2, По сигналу RESET осуществляется установка в исходное состояние различных устройств микропроцессорной системы. Наличие в микросхеме триггера Шмитта позволяет подавать на вход RESIN сигнал с пологим фронтом. С помощью триггера Т2 осуществляется стробиро-вание входного сигнала RDYIN “Готовность” тактовым сигналом Ф2.
<img width=«261» height=«307» src=«ref-1_388466225-12473.coolpic» v:shapes="_x0000_s1036">
Рисунок 5-Интегральное исполнение ИМС КР580ГФ24.
1.1.3 Интерфейс ввода- вывода ИМС КР580ВВ55А.
Микросхема КР580ВВ55А предназначена для параллельной передачи информации между
микропроцессором и периферийными устройствами и содержит три 8-разрядных канала ввода/вывода А, В, С.
Канал С может быть представлен в виде двух 4-разрядных каналов ввода/вывода, доступ к которым производится как к отдельным независимым каналам. Периферийные устройства подключаются к каналам А, В, С, а связь с микропроцессором осуществляется с помощью шины D через буфер данных. Каждый из каналов А, В, С состоит из 8-разрядного регистра и двунаправленных формирователей, имеющих на выходе состояние “Выключено”. Устройство управления содержит регистр управляющего слова (РУС), в который предварительно производится запись информации, определяющей режим работы каналов, и формирует сигналы выбора канала и управления каналом С.
Микросхема может работать в одном из трех режимов: режии О — простой ввод/вывод; режим 1 — стробируемый ввод/вывод; режим 2 — двунаправленный канал. Режим работы каналов можно изменять как в начале, так и в процессе выполнения программы, что позволяет обслуживать различные периферийные устройства в определенном порядке с помощью одной микросхемы КР580ВВ55А. Каналы А и В могут работать в различных
режимах, а работа канала С зависит от режимов работы каналов А и В, Комбинируя режимы работы каналов, можно обеспечить работу микросхемы почти с любым периферийным устройством.
<img width=«484» height=«529» src=«ref-1_388478698-45391.coolpic» v:shapes="_x0000_s1029">
Рисунок 6- Структурная схема КР580ВВ55А.
В режиме 0 осуществляется простой ввод/вывод данных по трем 8-разрядным каналам, причем канал С может использоваться как два 4-разрядных канала. Каждый из каналов может использоваться отдельно для ввода или вывода информации. В режиме О входная информация не запоминается, а выходная хранится в выходных регистрах до записи новой информации в канал или до записи нового режима.
В режиме 1 передача данных осуществляется только через каналы А и В, а линии канала С служат для приема и выдачи сигналов управления. Каждый из каналов А и В независимо
друг от друга может использоваться для ввода или вывода 8-разрядных данных, причем входные и выходные данные фиксируются в регистрах каналов.
В режиме 2 для канала А обеспечивается возможность обмена информацией о периферийными устройствами по 8-разрядному двунаправленному каналу. Для организации обмена используются пять линий канала С. В режиме 2 входные и выходные данные фиксируются во входном и выходном регистрах соответственно.
Таблица 3- Назначение выводов ИМС КР580ВВ55А.
<img width=«3» height=«88» src=«ref-1_388524089-163.coolpic» v:shapes="_x0000_s1069"> <img width=«3» height=«88» src=«ref-1_388524252-165.coolpic» v:shapes="_x0000_s1070"> <img width=«495» height=«83» src=«ref-1_388524417-520.coolpic» v:shapes="_x0000_s1067">
Номер вывода
Обозначение
Назначение
<img width=«496» height=«4» src=«ref-1_388524937-180.coolpic» v:shapes="_x0000_s1068">9, 8
АО, А1
Адрес
27—34
D7—DO
Шина данных
<img width=«3» height=«232» src=«ref-1_388525117-192.coolpic» v:shapes="_x0000_s1072"><img width=«4» height=«232» src=«ref-1_388525309-184.coolpic» v:shapes="_x0000_s1073"><img width=«495» height=«231» src=«ref-1_388525493-1128.coolpic» v:shapes="_x0000_s1071">Продолжение таблицы 3- Назначение выводов ИМС КР580ВВ55А.
37—40, 1—4
РА7—РАО
Канал А
5
RD
Чтение
6
CS
Выбор микросхемы
7
GND
Общий
10—13, 17, 16, 15, 14
PC7—PCO
Канал С
18—25
PBO—PB7
Канал В
26
Ucc
+5 В
35
RESET
Установка
36
WR
Запись
<img width=«278» height=«438» src=«ref-1_388526621-23355.coolpic» v:shapes="_x0000_s1030">
Рисунок 7- Интегральное исполнение интерфейса ввода- вывода.
1.1.4 Системный контроллер КР580ВК38.
Микросхема КР580ВК38 выполняет функцию системного контроллера и шинного формирователя, осуществляет формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивает прием и передачу 8-разрядной информации между шиной данных микропроцессора и системной шиной.
Формирование сигналов I/OW, MEMW в данной микросхеме происходит относительно сигнала STSTB “Строб состояния”, что позволяет при применении в микропроцессорной системе микросхемы КР580ВК38 использовать ЗУ и УВВ с более широким диапазоном быстродействия… Двунаправленный шинный формирователь осуществляет буферирование 8-разрядной шины данных и автоматический контроль направления передачи данных.
Подключение системного контроллера к шине данных микропроцессора осуществляется с помощью двунаправленных выводов DO—D7, к системной шине—с помощью двунаправленных выводов DBO—DB7. При необходимости с помощью сигнала BUSEN “Управление системной шиной” выводы DBO—DB7 системного контроллера могут быть переведены в состояние “Выключено”.
<img width=«496» height=«448» src=«ref-1_388549976-2012.coolpic» v:shapes="_x0000_s1074"><img width=«4» height=«447» src=«ref-1_388551988-208.coolpic» v:shapes="_x0000_s1075"><img width=«4» height=«447» src=«ref-1_388551988-208.coolpic» v:shapes="_x0000_s1076">Таблица 4- Назначение выводов ИМС КР580ВК38.
<img width=«496» height=«4» src=«ref-1_388524937-180.coolpic» v:shapes="_x0000_s1077">Номер вывода
Обозначение
Назначение
6, 8, 10, 12, 15, 17, 19, 21
DO—D7
Шина данных
5, 7, 9, 11, 13, 16, 18, 20
DBO—DB7
Системная шина
1
STSTB
Строб состояния
2
HLDA
Подтверждение захвата
3
WR
Запись
4
DBIN
Прием
14
GND
Общий
22
BUSEN
Управление системной шиной
23
INTA
Подтверждение прерывания
24
MEMR
Чтение памяти
25
I/OR
Чтение УВВ
26
MEMW
Запись в память
27
I/OW
Запись в УВВ
28
Ucc
+5 В
Регистр состояния выполнен на шести D-триггерах и предназначен для хранения информации о состоянии микропроцессора, поступающей по шине данных DO—D7. Запись в регистр состояния осуществляется по сигналу STSTB, поступающему в начале каждого машинного цикла.
Декодирующая матрица в зависимости от режима работы микропроцессора, зафиксированного в регистре состояния, и входных управляющих сигналов HLDA, WR, DBIN формирует сигнал INTA “Подтверждение прерывания” или сигналы чтения/записи при обращении к ОЗУ или УВВ.
<img width=«480» height=«285» src=«ref-1_388552584-12979.coolpic» v:shapes="_x0000_s1031">
<img width=«342» height=«444» src=«ref-1_388565563-25400.coolpic» v:shapes="_x0000_s1034">
Рисунок 8- Интегральное исполнение ИМС КР580ВК38.
Рисунок 9- Структурная схема ИМС КР580ВК38.
1.1.5 Буферный регистр.
Микросхема КР580ИР82 представляет собой 8-разрядный буферный регистр, предназначенный для ввода и вывода информации со стробированием. Она может ильзоваться как в микропроцессорных системах, построенных на микросхемах серии КР580, так и в других вычислительных системах и устройствах дискретной автоматики.
Микросхема КР580ИР83 не содержит инвертирующие выходы. Данная микросхема имеет восемь триггеров D-типа и восемь выходных буферов, имеющих на выходе состояние “Выключено”. Управление передачей информации осуществляется с помощью сигнала STB “Строб”.
<img width=«281» height=«367» src=«ref-1_388590963-11778.coolpic» v:shapes="_x0000_s1032">
Рисунок 10- Структурная схема ИМС КР580ИР82.
При поступлении на вход STB сигнала высокого уровня осуществляется не тактируемая передача информации от входа DI до выхода DO. При подаче на вход STB сигнала низкого уровня микросхема хранит информацию предыдущего такта; при подаче на вход STB положительного перепада импульса происходит “защелкивание” входной информации. Выходные буферы микросхемы КР580ИР82 управляются сигналом ОЕ “Разрешение выхода”. При поступлении на вход ОЕ сигнала высокого уровня выходные буферы переводятся в состояние “Выключено”. Назначение выводов КР580ИР82 приведено в таблице 5.
<img width=«3» height=«184» src=«ref-1_388602741-185.coolpic» v:shapes="_x0000_s1079"><img width=«4» height=«184» src=«ref-1_388602926-193.coolpic» v:shapes="_x0000_s1080"><img width=«496» height=«184» src=«ref-1_388603119-942.coolpic» v:shapes="_x0000_s1078">Таблица 5- Назначение выводов КР580ИР82.
Номер вывода
Обозначение
Назначение
<img width=«495» height=«4» src=«ref-1_388604061-184.coolpic» v:shapes="_x0000_s1081">1-8
DIO—DI7
Входы регистра
9
ОЕ
Разрешение выхода
10
GND
Общий
11
CTD
Строб
19—12
DOO-D07
Выходы регистра
20
Ucc
+5 В
Электрические параметры РЕГИСТРА:
1. Uпит (напряжение питания) — 5 В
2. Выходное напряжение питания низкого уровня ( Uвых низ ур ): < 0.45 В
3. Выходное напряжение питания высокого уровня ( Uвых выс ур ): > 2.4 В
4. tзадер (Время задержки распространения информационного сигнала на выходе относительно информационного сигналана входе < 30 нс
<img width=«257» height=«288» src=«ref-1_388604245-9422.coolpic» v:shapes="_x0000_s1033">
Рисунок 11- Интегральное исполнение ИМС КР580ИР82.
<img width=«640» height=«388» src=«ref-1_388613667-20877.coolpic» v:shapes="_x0000_s1037">1.1.6 Оперативное запоминающее устройство КР537РУ8.
Микросхема представляет собой оперативное запоминающее устройство емкостью 16К
Вывод
Ус чт.
Ввод
Ус зап.
Дешифратор адреса столбцов.
Рисунок 12- Организация ИМС ОЗУ.
Оперативные ЗУ предназначены для хранения переменной информации и имеют практически одинаковое быстродействие при считывании и записи. По способу хранения информации ОЗУ делятся на два основных типа: статические и динамические. Статические запоминающие элементы могут хранить информацию сколь угодно долго, пока подается электропитание. Динамические запоминающие элементы, напротив, способны хранить информацию только непродолжительное время. Поэтому для хранения информации её нужно периодически обновлять, или, другими словами регенерировать. Для обоих типов оперативных ЗУ существует множество различных схем. Их разнообразие отражает не
только множество технологий (ТТЛ, продолжение
--PAGE_BREAK--
еще рефераты
Еще работы по информатике