Реферат: Многопроцессорная отказоустойчивая вычислительная система
--PAGE_BREAK--3 Технические требования 3.1 Общие технические требования3.1.1 Устойчивость к внешним воздействующим факторам
Основные технические параметры устойчивости приведены в табл. 1.
Механические факторы:
Проектируемая МВС должна сохранять внешний вид и работоспособность после многократного воздействия ударных нагрузок с пиковым ускорением не более 5gпри длительности воздействия ударного ускорения 10-15 мс, а также выдерживать вибрационную нагрузку с амплитудой виброперемещения 0,1 мм в диапазоне частот 25 Гц.
Защита от попадания твердых тел, проникновения воды и прикосновения токоведущих частей по ГОСТ 14.254-80 степень IР33.
Таблица 1 — Основные технические параметры устойчивости Параметры и единицы измерения Норма
1
Допустимый диапазон температур, оС
+5 … 40
2
Максимальная допустимая относительная влажность при температуре 25оС, %
80
3
Диапазон допустимых атмосферных давлений, кПа
80 … 105
3.1.2
Защита от внутренних и внешних электрических и радиационных
помех
Радиационная стойкость по ГОСТ 15484-74.
Стойкость к индустриальным помехам по ГОСТ 25211-79.
3.1.3
Питание
Питание от сети переменного тока напряжением 220В.
3.1.4
Комплектность
Многопроцессорная вычислительная система, шт.
1
Руководство по эксплуатации, эск.
1
Тара упаковочная, шт.
1
3.2
Частные технические требования
МВС строится на основе двоичной системы счисления. Процессорные элементы реализованы с выполнением совмещения выборки и выполнения команд. Объем локальной памяти в каждом процессорном модуле (ПМ) составляет 2 МБ, банк глобальной памяти - объемом 12М.
Количество обслуживаемых внешних устройств – 24 шт.
Проектируемая МВС ориентирована на применение многозадачной операционной системы(ОС) на архитектуре систем с глобальной памятью, работа ведется в режиме Ведущий-Ведомый (Master-Slave).
4
Требования надежности
· коеффициент готовности – не менее 0,998
· среднее время безотказной работы – 5000 час.
5
Конструктивные требования
Конструкционная система по МС МЭК 297-1.
МВС строится на стандартных микросхемах.
6
Этапы проектированияные
1.Техническое задание
2.Техническое предложение
3.Эскизный проект
4.Технический проект
5.Подготовка рабочей документации
7 Перечень документации 7.1 Текстовая документация
- техническое задание
- пояснительная записка с приложениями
7.2 Графическая документация
- Многопроцессорная вычислительная система. Схема электрическая функциональная
- Централизованный арбитр доступа к общему ресурсу. Схема электрическая принципиальная
продолжение
--PAGE_BREAK--7.3 Ведомость технического проекта
7.4 Рабочая документация
- спецификация многопроцессорной вычислительной системы
- ведомость спецификаций
- ведомость покупных изделий
ВЕДОМОСТЬ ТЕХНИЧЕСКОГО ПРОЕКТА
ДОКУМЕНТАЦИЯ ТЕХНИЧЕСКОГО ПРОЕКТА
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
СОДЕРЖАНИЕ
Лист
Введение
1
Разработка архитектуры, функционирование МВС
1.1
Разработка архитектуры МВС
1.2
Функционирование МВС
2
Разработка аппаратных средств
3
Разработка программного обеспечения
3.1
Общие принципы построения ОС
3.2
Примеры алгоритмов программ
4
Разработка принципиальной схемы
4.1
Централизованный арбитр доступа к общему ресурсу
4.2
Внутренний арбитр
5
Расчетная часть
5.1
Расчет надежности
5.2
Расчет потребляемой мощности
5.3
Расчет производительности МВС
Заключение
Литература
Приложение А
ВВЕДЕНИЕ
В данном курсовом проекте разрабатывается многопроцессорная вычислительная система (МВС) ориентированная на физическую архитектуру систем с Общей Шиной, в частности на системы с глобальной памятью.
Применение разрабатываемой МВС возможно как для проведения научных исследований, решения научно-технических задач, отличающихся большой трудоемкостью и сложностью вычислений так и для задействования данной МВС в контуре управления объектами систем реального времени (СРВ).
Увеличение скорости обработки информации достигается за счет одновременного использования нескольких процессорных модулей, то есть распараллеливания процесса вычислений. При этом подразумевается обмен информацией между процессорами через глобальную память с использованием системы прерываний.
1 Разработка архитектуры, функционирование МВС
1.1 Разработка архитектуры МВС
Проектируемая МВС строится из отдельных процессорных модулей, обмен информации между процессорами основан на применении системы прерываний; доступ отдельных процессоров к общему ресурсу (системной магистрали) управляется централизованным арбитром доступа с абсолютным географическим приоритетом процессорных модулей, что предполагает сосредоточение всех необходимых цепей управления в данном устройстве; обработка ввода/вывода информацией через внешние устройства осуществляется через централизованный контроллер прерываний, путем обработки выставляемого внешними устройствами вектора прерывания, который представляет собой адрес подпрограммы обработки данного события.
На функциональном уровне основные характеристики проектируемой МВС, а именно:
G – характеристика, описывающая коммутацию компонент системы, (grod)
M – характеристика, описывающая организацию памяти системы, (memory)
показаны с использованием графического языка описания вычислительных систем MSBI(Master Slave Bus Interface), результат представлен на Рис. 1.1.
В состав процессорного модуля входят локальная память размером 1М, процессорный элемент, блок контроля, коммутатор, внутренний автомат арбитра доступа к ОР.
МВС содержит 8 процессорных модулей и 1 системную магистраль, к которой подключен банк глобальной памяти, емкостью 12 М.
Каждый процессорный элемент модет обращаться как к собственному банку локальной памяти, так и к общему банку глобальной памяти. Очевидно, что глобальная память является в описываемой МВС общим ресурсом, то есть при одновременной попытке обращения нескольких процессорных элементов к ГП может возникнуть конфликт доступа к общему ресурсу (так называемые критические участки). Для решения данной проблемы на аппаратном уровне в проектируемой МВС предусмотрено применение централизованого арбитра доступа к СМ, с абсолютным географическим приоритетом процессорных модулей, что однозначно решает проблему надежного функционирования МВС в критических участках. Подробное описание механизма взаимодействия процессорного элемента и арбитра доступа к ОР приведено в Разделе 2. Разаработка аппаратных средств.
Наряду с подключение банка глобальной памяти к СМ, предусмотрено подключение 24 устройств Ввода/Вывода к СМ, основное назначение которых – производить обмен информацией между процессорными модулями и пользователями данной ВС.
Обмен информацией иницируется либо Внешним Устройством через централизованный контроллер прерываний, при этом необходимо отметить, что каждый ПЭ может получить доступ для обмена с ВУ с помощью механизма прерываний либо обмен информацией инициируется процессорным элементом, при этом процессор в программном режиме может обратиться к любому ВУ, подключенному к СМ. Как достоинство такого решения следует отметить расширение возможностей процессорного элемента по передаче данных, как недостаток – это увеличение времени доступа к ВУ, так как требуется дополнительное время на арбитраж доступа к СМ.
1.2 Функционирование МВС
МВС функционирует под управлением многозадачной ОС, построенной по принципу Ведущий-Ведомый (Master-Slave). При этом одиниз процессоров системы определяется как ведущий, а остальные – как ведомые. Ведущий процессор согласует работу и взаимодействие ведомых процессоров.
Ядро ОС храниться в глобальной памяти, поэтому в случае выхода из строя ведущего процессора либо при необходимости организации на данном процессоре решения автономной (самостоятельной) задачи, его функции может взять на себя любой другой процессорный элемент системы, загрузив в свою локальную память часть основного кода из ядра ОС.
Синхронизация обмена информацией и взаимодействие задач на программном уровне производиться с помощью механизма мониторов и семафоров, при этом предполагается, что все данные, с которыми работает процессор в данной задаче должны быть перенесены из глобальной памяти в локальную память данного процессора с целью уменьшения времени доступа к ним.
2 Разработка аппаратных средств
МВС выполняется из отдельных процессорных модулей, подключенных к СМ. К СМ подключен также банк глобальной памяти и ВУ Ввода/Вывода. Диаграмма распределение памяти адресного пространства представлена на Рис. 2.1.
<img width=«199» height=«203» src=«ref-1_1951061954-858.coolpic» v:shapes="_x0000_s1033 _x0000_s1026 _x0000_s1027 _x0000_s1028 _x0000_s1029 _x0000_s1030 _x0000_s1031 _x0000_s1032">
ЛП 1М
ГП 12М
Рисунок 2.1 – Диаграмма распределения памяти
Младшие 1М адресного пространства каждого процесора выделяются под локальную память. Старшие 12М выделяются под глобальную память и являются общими для всех процессоров. В связи с этим возможно возникновение конфликта доступа к общему ресурсу. Для решения данной проблемы применяется схема централизованного арбитра доступа к общему ресурсу. В частности в каждый процессорный модуль входит схема блока коммутации адресов, которая предназначена для определения адреса, выставляемого ПЭ (см ИАЛЦ 462631 001.Э2 МВС. Схема электрическая функциональная). Если в регистр адреса ПЭ поступает адрес, то блок коммутации анализирует 4 старших разряда адреса. Если хотя бы в одном разряде присутствует 1, то очевидно, что обращение идет к банку глобальной памяти.
В таком случае вырабатывается сигнал ТПДП – требование прямого доступа к глобальной памяти, который через интерфейс арбитра (внутренний автомат) поступает на Централизованный Арбитр Доступа (ЦАД), как сигнал ТШ (требование шины). Если шина свободна, то ЦАД вырабатывает сигнал РШ (разрешение шины), который преобразуется интерфейсом арбитра в ППДП и процессор подключается к глобальной шине для операций Чтения/Записи.
Контроль работы процессорного модуля осуществляется блоком контроля (БК). Реализован метод контроля с аппаратным сравнением эталонов. Функциональная схема блока контроля со схемой сравнения кодов представлена на рис.2.2.
Хочется отметить ту особенность, что в данной схеме скорректирован недостаток простейшего блока контроля, работающего по методу сравнения контрольных и эталонных слов – снижение бысродействия за счет большого распада команд, но за счет усложнения аппаратуры.
ЛШ
<img width=«564» height=«326» src=«ref-1_1951062812-3253.coolpic» v:shapes="_x0000_s1065 _x0000_s1034 _x0000_s1035 _x0000_s1036 _x0000_s1037 _x0000_s1038 _x0000_s1039 _x0000_s1040 _x0000_s1041 _x0000_s1042 _x0000_s1043 _x0000_s1044 _x0000_s1045 _x0000_s1046 _x0000_s1047 _x0000_s1048 _x0000_s1049 _x0000_s1051 _x0000_s1052 _x0000_s1054 _x0000_s1055 _x0000_s1056 _x0000_s1057 _x0000_s1058 _x0000_s1059 _x0000_s1060 _x0000_s1061 _x0000_s1063">
БФСК БРК БРКС БРЭС
БФКС
БМН ССК
Интерфейс
СШ
Рисунок 2.2 – Блок контроля со схемой сравнения кодов (БФСК — блок формирования стробов команд, БРЭС – блок регистрации эталонного слова, БМН – блок матрицы неисправностей, БФКС – блок формирования контрольного слова, БРК – блок регистра команд)
БФСК – собирает всю конструктивную информацию в БРК (т.е записывает команды)
БРЭС – реально происходит выполнение команды out[БРЭС], что приведет к записи 0 или 1 в БМН, что, в свою очередь, зависит от результата на выходе ССК.
Алгоритм работы данного метода приведен на рис.2.3.
<img width=«140» height=«305» src=«ref-1_1951066065-1093.coolpic» v:shapes="_x0000_s1076 _x0000_s1066 _x0000_s1067 _x0000_s1068 _x0000_s1069 _x0000_s1070 _x0000_s1071 _x0000_s1072 _x0000_s1073 _x0000_s1074">
НАЧАЛО
ЗАГРУЗКА
БРКС
ЛИНЕЙНЫЙ
УЧАСТОК
ЗАГРУЗКА
БРКС
КОНЕЦ
Рисунок 2.3 – Алгоритм работы блока контроля со ССК.
При выходе ПМ из строя, на выходе блока контроля формируется сигнал ошибки, который представляет собой 8-битовую последовательность, каждый бит которой несет информацию о текущем состоянии соответствующего ПМ (0-ПМ в рабочем состоянии, 1-ПМ вышел из строя) и выставляет его на СМ каждый раз по срабатыванию таймера ПМ. Блок Выбора Мастера(БВМ) каждый раз анализирует вышеописанный сигнал ошибки, и в случае обнаружения отказа ПМ-Мастера назначает Мастером любой другой работоспособый ПМ, о чем объявляет выставлением на БК ПМ сигнала НМ(номер мастера).
3 Разработка программного обеспечения
3.1 Общие принципы построения ОС
Для проектируемой МВС в качестве основной выбрана ОС, построенная по принципу Ведущий-Ведомый(Master-Slave), поэтому все процессоры системы делятся на две категории:
1.Главный процессор – Ведущий(Master)
2.Вспомогательный процессор – Ведомый(Slave)
Главный процессор имеет статус выше, чем у всех остальных ПМ МВС. Поэтому выполнение управляющих фуекций ОС МВС осуществляется на главном процессоре. После запуска системы, вспомогательные процессоры обращаются к главному за получением работы, а также за предоставлением ОС МВС программного интерфейса. Все сервисные программы ОС должны иметь возможность быть выполненными на любом процессоре, входящем в МВС. На главном процессоре осуществляется планирование процессов во времени, а также распределение их по ресурсам (процессорам), т.е. в пространстве.
Основным достоинством данного метода является относительная простота. Данную ОС можно получить сравнительно несложным расширением возможностей многозадачных ОС, используемых в однопроцессорных системах. Добавляются новые возможности, связанные с одновременным выполнением задач. Как достоинство можно отметить также и простоту управления ресурсами, поскольку все функции, связанные с управлением решаются в одном узле.
Рассморим недостатки данного типа ОС. Главной проблемой функционирования таких систем является их относительно низкая надежность. А именно, поскольку управление системой осуществляется одним процессорным модулем(Мастером), то выход его из строя может привести к приостановке работы всей системы.
Вторым важным недостатком является низкая эффективность управления ресурсами, поскольку один Ведущий процессор не может обеспечить высокую загрузку множества Подчиненных процессоров.
Для устранения первого недостатка, т.е. повышения надежности системы, в разрабатываемой МВС предусмотрена возможность отслеживания подчиненными процессорами работоспособности главного процессора: в случае выхода его из строя, о чем говорит сигнал Error на СМ блок выбора мастера производит принудительное назначение первого попавшегося Подчиненного процессора на роль Ведущего процессора системы, который при этом производит загрузку в свою локальную память копию ядра ОС из ПЗУ глобальной памяти. Подробное описание данной процедуры приведено в подразделе 3.2 Примеры алгоритмов программ.
Устранения второго недостатка, т.е. повышения эффективности управления ресурсами, связано с возможностью назначения более одного процессора на роль Ведущего: в этом случае можно снять нагрузку по распараллеливанию заданий на процессоры с одного процессора на несколько, но в проектируемой МВС данный метод не применяется ввиду возникающего при этом усложнения аппаратной реализации МВС.
3.2 Примеры алгоритмов программ
Для детального ознакомления с основными принципами функционирования проектируемой МВС в качестве наглядных примеров предлагается к рассмотрению следующие алгоритмы:
- пересылка данных из глобальной памяти в локальную (см. Рисунок 3.2.1)
- реконфигурация системы (см. Рисунок 3.2.2)
<img width=«329» height=«731» src=«ref-1_1951067158-3464.coolpic» v:shapes="_x0000_s1102 _x0000_s1077 _x0000_s1078 _x0000_s1079 _x0000_s1080 _x0000_s1081 _x0000_s1082 _x0000_s1083 _x0000_s1084 _x0000_s1085 _x0000_s1086 _x0000_s1087 _x0000_s1088 _x0000_s1089 _x0000_s1090 _x0000_s1091 _x0000_s1092 _x0000_s1093 _x0000_s1094 _x0000_s1095 _x0000_s1096 _x0000_s1097 _x0000_s1098 _x0000_s1099 _x0000_s1100 _x0000_s1101">
НАЧАЛО
R1 Адрес
Источника
R2 Адрес
Приемника
да
Сч = 1?
Нет
Сч = 1 INC(R1)
(R1) (R2) INC(R2)
DEC R3
R3 = 0?
Сч := 0
КОНЕЦ
Рисунок 3.2.1 – Алгоритм пересылки данных из локальной памяти в глобальную.
<img width=«365» height=«902» src=«ref-1_1951070622-4273.coolpic» v:shapes="_x0000_s1220 _x0000_s1186 _x0000_s1187 _x0000_s1188 _x0000_s1189 _x0000_s1190 _x0000_s1191 _x0000_s1192 _x0000_s1193 _x0000_s1194 _x0000_s1195 _x0000_s1196 _x0000_s1197 _x0000_s1198 _x0000_s1199 _x0000_s1201 _x0000_s1202 _x0000_s1203 _x0000_s1204 _x0000_s1205 _x0000_s1206 _x0000_s1211 _x0000_s1212 _x0000_s1213 _x0000_s1214 _x0000_s1215 _x0000_s1217 _x0000_s1218 _x0000_s1219">
НАЧАЛО
Обнулить счетчик
Изменить контр.перемен.
Считать текущее значение
Контр.перем.Ведущего ПМ
Нов.знач.=Стар.знач.? нет
Да
Установка семафора
По доступу к ГП
Изменить контр.значение
Глобальной переменной
Загрузить в R1 адрес ядра
ОС из ЛП
Загрузить в R2адрес ядра
ОС из ГП
Загрузить в R3 размерядра
Подпрограмма
пересылки данных
из ГП в ЛП
Сбросить семафор
Перейти на начало ядра
ОС в ЛП
КОНЕЦ
Рисунок 3.2.2– Алгоритм реконфигурации системы.
4 Разработка принципиальной схемы
Для разработки принципиальной схемы проектируемой МВС был задан централизованный арбитр доступа к ОР с абсолютным географическим приоритетом ПМ.
4.1 Централизованный арбитр доступа к ОР
Параметры арбитра:
Тип арбитра – централизованный
Приоритет ПМ – абсолютный географический
Автомат – синхронный
4.1.1 Струткурная схема арбитра
<img width=«541» height=«248» src=«ref-1_1951074895-2420.coolpic» v:shapes="_x0000_s1134 _x0000_s1103 _x0000_s1104 _x0000_s1105 _x0000_s1106 _x0000_s1107 _x0000_s1108 _x0000_s1109 _x0000_s1110 _x0000_s1111 _x0000_s1114 _x0000_s1112 _x0000_s1113 _x0000_s1115 _x0000_s1116 _x0000_s1117 _x0000_s1118 _x0000_s1119 _x0000_s1120 _x0000_s1121 _x0000_s1122 _x0000_s1123 _x0000_s1124 _x0000_s1125 _x0000_s1126 _x0000_s1127 _x0000_s1128 _x0000_s1129 _x0000_s1130 _x0000_s1131 _x0000_s1132">
ВУ ОП
СМ
РШ ПБ1 ПБ2 ПБ3
ТШ
Арбитр
ДЗ
Рисунок 4.1.1 – Структурная схема централизованного арбитра доступа
4.1.2 Построение закодированного графа арбитра
<img width=«364» height=«220» src=«ref-1_1951077315-1628.coolpic» v:shapes="_x0000_s1145 _x0000_s1141 _x0000_s1135 _x0000_s1136 _x0000_s1137 _x0000_s1138 _x0000_s1139 _x0000_s1140 _x0000_s1142 _x0000_s1143 _x0000_s1144">
продолжение
--PAGE_BREAK--
11 А3 ТПД А1 00
ППД или ДЗ a
РШ ТПД
А2
ТШ 10
Рисунок 4.1.2 –Закодированный граф арбитра
4.1.3 Определение операторных форм временных переменных и функций выходных сигналов.
Таблица 4.1 – Структурная таблица кодирования сигнала
ИС
Код ИС
СП
Код СП
Входные сигналы
Выходные сигналы
Функции триггера
Q2Q1
Q2Q1
РШ
ТПД
b
a
ТШ
D2
D1
A1
00
A2
10
-
1
1
1
A2
10
A3
11
1
-
1
1
1
A3
11
A1
00
-
1
Выходные сигналы:
b = Q2Q1
a = Q2Q1
ТШ = Q2Q1
Проведем минимизацию функций триггеров путем составления диаграмм Вейча. Следует отметить, что можно доопределять только те клетки, которые соответствуют запрещенному состоянию, в данном случае это состояние 01.
<img width=«75» height=«2» src=«ref-1_1951078943-78.coolpic» v:shapes="_x0000_s1146">
<img width=«2» height=«40» src=«ref-1_1951079021-76.coolpic» v:shapes="_x0000_s1149"><img width=«2» height=«39» src=«ref-1_1951079097-76.coolpic» v:shapes="_x0000_s1148">
1
1
1
1
<img width=«75» height=«2» src=«ref-1_1951079173-78.coolpic» v:shapes="_x0000_s1147">
D2 = ТПД*Q2*Q1 или РШ*Q2*Q1
<img width=«75» height=«2» src=«ref-1_1951079251-78.coolpic» v:shapes="_x0000_s1150">
<img width=«2» height=«40» src=«ref-1_1951079021-76.coolpic» v:shapes="_x0000_s1152">
<img width=«2» height=«39» src=«ref-1_1951079097-76.coolpic» v:shapes="_x0000_s1153">
1
1
<img width=«75» height=«2» src=«ref-1_1951079481-78.coolpic» v:shapes="_x0000_s1151">
D1= РШ*Q2*Q1
Принципиальная схема арбитра представлена на ИАЛЦ 462631001 Э3.
4.
2
Внутренний
арбитр
4.2.1 Структурная схема
<img width=«408» height=«239» src=«ref-1_1951079559-1627.coolpic» v:shapes="_x0000_s1168 _x0000_s1155 _x0000_s1156 _x0000_s1157 _x0000_s1158 _x0000_s1159 _x0000_s1160 _x0000_s1161 _x0000_s1162 _x0000_s1163 _x0000_s1164 _x0000_s1165 _x0000_s1166 _x0000_s1167">
П
&
ТПД ППД
Автомат a
ТШ
ДЗ
Рисунок 4.2.1 –Структурная схема внутреннего арбитра ЦАД
4.2.2 Построение закодированного графа внутреннего арбитра
ДЗ*ТШ
<img width=«234» height=«92» src=«ref-1_1951081186-721.coolpic» v:shapes="_x0000_s1174 _x0000_s1169 _x0000_s1170 _x0000_s1172 _x0000_s1173">
1 А2 А1
<img width=«35» height=«2» src=«ref-1_1951081907-76.coolpic» v:shapes="_x0000_s1176"><img width=«35» height=«2» src=«ref-1_1951081983-76.coolpic» v:shapes="_x0000_s1175"> РШ 0
ДЗ
4.2.3 Определение операторных форм временных переменных и функций выходных сигналов.
Таблица 4.2 – Структурная таблица кодирования сигнала
ИС
Код ИС
СП
Код СП
Входные сигналы
Выходные сигналы
Функции триггера
Q
Q
ТШ
ДЗ
РШ
D
A1
A2
1
1
1
A2
1
A1
1
1
Выходные сигналы:
РШ = Q
Функции триггера:
D = ТШ*Q*ДЗ
Принципиальная схема арбитра представлена на ИАЛЦ 462631002 Э3.
5 Разработка программного обеспечения
5.1 Расчет надежности
<img width=«200» height=«67» src=«ref-1_1951082059-790.coolpic» v:shapes="_x0000_s1177">
Надежность компонентов МВС характеризуется интенсивностью отказов и коеффициентами готовности:
R1 – интенсивность отказа паек
h1 = 0.2*10-8 1/час,
N1= 200
R2– интенсивность отказа разъемов
h2= 0.1*10-71/час,
N2= 2
R3– интенсивность отказа печатных проводников
h3= 170*10-91/час,
N3= 250
R4– интенсивность отказа конденсаторов
h4= 2*10-61/час,
N4= 13
R5– интенсивность отказа резисторов
h5= 2*10-61/час,
N5= 3
R6– интенсивность отказа микросхем
h6= 0,4*10-61/час,
N6= 80
Наработка на отказ будет равна:
Т = 1/h= 1/(6,94*10-5) = 14 409 ч.
Коеффициент готовности:
К = 1/(Tb*h+1)
Tb – время восстановления, равное t1+ t2*N/2,
t1 – время замены (0,25 часа)
t2– время проверки одного модуля (1 час)
<img width=«236» height=«41» src=«ref-1_1951082849-492.coolpic» v:shapes="_x0000_s1179">
N– количество модулей (8)
5.2 Расчет потребляемой мощности
<img width=«144» height=«68» src=«ref-1_1951083341-753.coolpic» v:shapes="_x0000_s1180">
Мощность, потребляемаая всеми узлами МВС рассчитывается по формуле:
Pi - мощность, потребляемая i-той мксхемой
Ni –количество данных мксхем
Для одного ПМ:
КПП
К589 ИК14
1
683 мВт
ПЗУ
К155 РЕ3
2
250 мВт
Компаратор
К155 АЛ26
2
480 мВт
Схема 3И
К555 ЛИ4
2
90 мВт
Схема 2ИЛИ
К155 ЛЛ2
1
75 мВт
D-триггер
К155 ТМ2
2
85 мВт
Р = 683*1+250*2+480*2+90*2+75*1+85*2 = 2568 мВт
5.3 Расчет производительности МВС
<img width=«144» height=«58» src=«ref-1_1951084094-481.coolpic» v:shapes="_x0000_s1182">
Расчет производительности МВС выполним, используя следующую формулу :
Pi - производительность i-го ПМ, определенного типа
Ni –количество данных ПМ
<img width=«295» height=«66» src=«ref-1_1951084575-1285.coolpic» v:shapes="_x0000_s1183">
Расчет производительности i-го ПМ выполним по формуле:
Т - длительность такта
Nд - длительность выполнения длинной операции
Nк - длительность выполнения короткой операции
Длительность такта:
Т = tву+ tпмк+ tвс1+ tвр1+ tвр2+ tму, где
tву– время задержки на БМУ = 125 нс
tпмк— время задержки на ПМК = 70 нс
tвс1– время задержки на ВС1 = 100 нс
tвр1– время задержки на ВР1 = 38 нс
tвр2– время задержки на ВР2 = 58 нс
tму – время задержки на МУ = 10 нс
Т = 125нс + 70нс + 100нс + 38нс + 58нс + 10нс = 401 (нс)
Длительность короткой операции 10 тактов
Длительность длинной операции 110 тактов
<img width=«497» height=«66» src=«ref-1_1951085860-2140.coolpic» v:shapes="_x0000_s1184">
Таким образом производительность отдельного процессорного модуля будет равна:
Производительность МВС в целом:
Робщ = 4 984 000 оп/сек
Заключение
В данном курсовом проекте была разработана Многопроцессорная Вычислительная Система с 8 ПМ, централизованным арбитром доступа к общему ресурсу с абсолютным географическим приоритетом ПМ, с централизованным контроллером приоротетных прерываний для обслуживания ВУ и организации взаимодействия между ПМ-Ведущим и ПМ-Подчиненным (при помощи системы прерываний).
Результаты разработок предоставлены в виде схемы электрической функциональной ИАЛЦ 462631005.Э2, схемы электрической принципиальной ИАЛЦ 462631001.Э2 продолжение
--PAGE_BREAK--
еще рефераты
Еще работы по информатике
Реферат по информатике
Розробка бази данних діяльності магазину Автозапчастин
3 Сентября 2013
Реферат по информатике
Редагування та фрагментація файлів
3 Сентября 2013
Реферат по информатике
Інтерфейс операційної системи Windows Елементи робочого стола Опис інтерфейсу основних елемен
3 Сентября 2013
Реферат по информатике
CD-Rom drivers
3 Сентября 2013