Реферат: Логические элементы и их электронные аналоги

--PAGE_BREAK--Логический элемент И.
    Логическая операция И для двух переменных А и В представляется как А∙В=С, т. е. С=1 только в том случае, когда А=1 и В=1 (если А истинно и В истинно, тогда С истинно). Она обозначается точкой между двумя переменными А и В, которые обычно называют логическими переменными и соответственно этому цифровые операции называют логическими операциями. Схема, осуществляющая операцию И, называется элементом И. Утверждение «истинно» принято отождествлять с состоянием 1 и противоположное утверждение отождествлять с состоянием 0 в цифровой схеме. В соответствии с этим таблица для операции И, охватывающая все возможные комбинации переменных А и В и соответствующей переменной С, показана в таблице 1. для входных и одной выходной переменной. Она называется таблицей истинности или функциональной таблицей. Обобщить табл. 1. На большее число входных переменных. Согласно табл. 1. Выходная переменная С=1 (т.е. «С истинно» получается, только если А и В «истинно». Логически символ для элемента И и диодная логическая схема И для элемента с двумя входами и одним выходом показана на рис. 2, а и 2, б. Блок И обеспечивает логическую 1 на выходе, только если логически представлены все выходы. Такая схема может быть сравнима с системой последовательно включенных ключей (рис. 3). Только если, как это

    <img width=«137» height=«104» src=«ref-1_632565811-1296.coolpic» v:shapes="_x0000_i1032">

            Рис. 2.

показано на рис. 3, все ключи замкнуты (состояние 1), появляется выходное напряжение и включается индикатор. Более практичной формой для блока И является диодная схема, показанная на рис. 4. Используя положительное напряжение +V для состояния 1 и V=0 для состояния 0, видим, что схема обеспечивает на выходе состояние 1 для +V, только если на все входы подано напряжение +V, или 1. Любой вход при V=0 поддерживает выход в состоянии 0. В самом деле, диоды смещены в положительном направлении и выходное напряжение равно нулю, что означает, что выходное состояние есть 0. Если ко всем тем входам одновременно приложить положительное напряжение несколько больше чем V, то диоды становятся обратно смещенными и выходное напряжение возрастает до V, т. е. наступает состояние 1. Заметим, что если даже один вход находится в состоянии 0, т. е. на соответствующем диоде имеется прямое смещение, то выходной сигнал остается равным нулю. Это объясняется тем что нулевое напряжение на любом входе дает короткое замыкание выхода на землю. В логической форме это означает, что 0 на любом входе создает 0 на выходе.

            Операцию, осуществляемую блоком И, не следует смешивать с математической операцией сложения, так как выход блока И не есть сумма входных сигналов, как это следует из функциональной таблицы. Блок И широко используется в цифровых электрических схемах и обозначается символом, показанным на рис. 4, б.

<img width=«42» height=«72» src=«ref-1_632567107-319.coolpic» alt=«Подпись: Световойиндикатор» v:shapes="_x0000_s1039" v:dpi=«96»>  <img width=«267» height=«129» src=«ref-1_632567426-2949.coolpic» v:shapes="_x0000_i1033">      <img width=«290» height=«128» src=«ref-1_632570375-5758.coolpic» v:shapes="_x0000_i1034">

                                                                                                                        а)                                      б)

           Рис.3. Цепочка последовательных                               Рис.4: а) диодная схема с тремя входами; б) ее

      ключей схемы логического И                                       символическое обозначение
            Схема простейшего двухвходового элемента И на биполярных транзисторах приведена на рис. 5, а, а на рис. 5, б – диаграмма его работы. Элемент И называют иногда схемой совпадения, так как из диаграммы работы видно, что сигнал 1 на выходе появляется только в том случае, на обоих входах А и В одновременно действуют напряжения логической 1. Поскольку транзисторы VT1 и VT2 соединены последовательно, то ток в цепи может протекать только в случае, если одновременно открыты оба транзистора. Если открыт только один из транзисторов, то ток протекать не будет и напряжение на выходе будет нулевым. Таким образом, схема выполняет логическое умножение И в соответствии с функциональной таблицей И.

            Схема логического элемента И в ТТЛ – варианте исполнения приведена на рис. 5, в. Особенность схемы – использование на входе многоэмиттерного транзистора VT1. Если на оба входа А и В поданы напряжения логического 0, то открыты оба перехода база -эмиттер транзистора VT1 и ток проходит только через них, не ответвляясь в переход база – коллектор. Вследствие этого транзистор VT2 закрыт и на выходе Q действует нулевое напряжение. Если на один из входов подается положительное напряжение логической 1, то соответствующий переход база – эмиттер транзистора VT1запирается. Однако основной переход база – коллектор не опирается, ибо конструкция многоэмиттерного транзистора (и режим работы) такова, что ток в цепи база – коллектор может протекать тогда, когда оказываются запертыми все переходы база – эмиттер. Таким образом, только при одновременной подаче на оба входа напряжения логической 1 отпирается переход база – коллектор транзистора VT1, что в свою очередь приводит к отпиранию транзистора VT2 появлению на выходе напряжения логической 1 в полном соответствии с правилом действия логического элемента И.МОП – вариант схемы логического элемента И приведен на рис. 5, г. Здесь, как и в предыдущих схемах, вместо сопротивления нагрузки используется МОП – транзистор с отпирающим напряжением на затворе.

                                                                                                                                    

<img width=«122» height=«188» src=«ref-1_632576133-4834.coolpic» v:shapes="_x0000_i1035"><img width=«115» height=«135» src=«ref-1_632580967-3057.coolpic» v:shapes="_x0000_i1036"><img width=«144» height=«183» src=«ref-1_632584024-5392.coolpic» v:shapes="_x0000_i1037"><img width=«144» height=«183» src=«ref-1_632589416-5003.coolpic» v:shapes="_x0000_i1038">

                
 Рис.5.Логический элемент И на биполярных транзисторах (а), диаграммы напряжений на его входах А, В я выходеQ(б); элемент И, выполненный на многоэмиттерном (б) и МОП-транзисторах (а)


    продолжение
--PAGE_BREAK--Логический элемент ИЛИ.
Логическое утверждение «Если А или В истинно, тогда Q истинно» записывается так А+В=Q, где знак «+» есть символ, обозначающий операцию ИЛИ. Соответствующая этому определению Функциональная табл. 2. показывает, что выход получается при наличии любого входного сигнала. Принципиальная схема двухвходового логического элемента ИЛИ в ТТЛ-исполнении приведена на рис.6, а. В соответствии с правилами логического сложения, если на входах А и В действуют сигналы логических0, переходы база- эмиттер транзисторов VT1 иVT4 открыты и через них протекает ток. При этом, очевидно, через переходы база- кол­лектор в транзисторахVT1 иVT4 ток не протекает, вследствие чего закрыты транзисторы VT2 и VT3 и на их общем сопротивле­нии в цепи эмиттеров R2 нет падения напряжения, т.е. выходной сигнал Q соответствует логическому0. Если на одном из входов А или В действует сигнал положительной полярности, соответ­ствующий логической1, то происходят запирание перехода база— эмиттер транзистораVT1 (илиVT4) и отпирание перехода база— коллектор. Это приводит к отпиранию транзистораVT2 (или VT3 и появлению на резистореR2 - на выходеQ — почти полного напряжения источника питания (за вычетом падения напряжения в несколько десятых долей вольта на полностью открытом тран­зистореVT2 илиVT3. При подаче сигнала1 на оба входа А и Воткрываются и оба выходных транзистораVT2 иVT3, что приво­дит к некоторому увеличению напряжения на выходеQ. Таким образом, рассмотренная электронная схема выполняет логиче­ское сложение ИЛИ.

<img width=«250» height=«145» src=«ref-1_632594419-6581.coolpic» v:shapes="_x0000_i1039"> <img width=«154» height=«147» src=«ref-1_632601000-5896.coolpic» v:shapes="_x0000_i1040">
Рис.6. Логический элемент ИЛИ, выполненный на биполярных (а) и И МОП-транзисторах (б)

 



Логический элемент ИЛИ на МОП-транзисторах может быть выполнен по схеме, приведенной на рис.6, б. В этой схеме тран­зисторыVT1 иVT2 включаются при подаче на их затворы поло­жительного напряжения логической1 и выключаются, если дей­ствует напряжение логического0. ТранзисторVT3 используется вместо резистора и постоянно открыт, что приводит к потребле­нию энергии питания, в то время когда открыты транзисторыVT1 иVT2.



Логический элемент НЕ.



      продолжение
--PAGE_BREAK--Это операция применяется в случаях, когда требуется иметь противоположные значения переменной. Противоположное значение переменной называется дополнением этой переменной Символически для НЕ оно обозначается чертой над соответствующей переменной величиной: А=Q.
<img width=«11» height=«2» src=«ref-1_632606896-152.coolpic» v:shapes="_x0000_s1048"><img width=«11» height=«2» src=«ref-1_632607048-151.coolpic» v:shapes="_x0000_s1047"><img width=«12» height=«2» src=«ref-1_632607199-155.coolpic» v:shapes="_x0000_s1045">В простейшем случае элемент НЕ инвертор— может быть выпол­нен на биполярном (или поле­вом) транзисторе с общим эмиттером (рис.7, а). Когда на входе А действует сигнал0, транзистор VT тока" не проводит и напряже­ние на выходе Q максимально, практически равно напряжению источника питания и соответствует сигналу1. Если на входе действует положительное напряжение, соответствующее сигналу1, транзисторVT (n — p — n-типа) отпирается, переходит в режим насыщения и напряжение на выходеQ снижается до уровня 0,1—0,3 В, соответствующее сигналу0. Таким образом, схема инвертирует входной сигнал. У рассмотренной схемы НЕ много недостатков: малы быстродействие и нагрузочная способность и весьма низка помехоустойчивость. Поэтому на практике исполь­зуют более сложные схемы. В частности, на рис.7, б приведена схема инвертора семейства ТТЛ на основе многоэмиттерного транзистора VT1. При напряжении логическогона входе А создаются условия для проте­кания тока в транзисторе VT1 только в цепи перехода эмит­тер-база (на рис.7, б ука­заны два параллельно соеди­ненных эмиттера, работаю­щих как один), а переход коллектор-база закрыт, вслед­ствие чего нет тока в цепи ба­зы транзистора VT2 и он за­перт. При этом на его кол­лекторе имеется напряжение, близкое к напряжению ис­точника питания. Это напря­жение действует на базу тран­зистора VT3, что приводит к его полному отпиранию. В то же время транзистор VT4 заперт, поскольку на его базу не подается никакого напряжения, так как транзисторVT2 закрыт, ток через него не проходит и на рези­сторе R2 нет напряжения (которое могло бы открыть транзи­сторVT4). Таким образом, поскольку транзисторVT3 открыт, аVT4 закрыт, на выходе Q действует положительное напряжение, близкое к напряжению источника питания, что соответствует логической1. Если на вход А подается напряжение логической1, то переход эмиттер — база транзистораVT1 запирается, но создаются условия для протекания тока через его переход коллек­тор — база и тем самым для протекания тока через базу транзи­стораVT2, что приводит к его отпиранию и переходу в режим насыщения. При этом транзисторVT3 запирается (так как на коллектореVT2 действует слишком низкое напряжение), а тран­зисторVT4 отпирается, так как на его базу подается с рези­стораR2 напряжение в положительной полярности. Таким обра­зом, через малое сопротивление открытого транзистораVT4 выход соединяется с общей шиной «землей» и напряжение на нем оказывается почти нулевым и схема работает как инвертор. Диод VD, включенный на вход А, защищает схему от перегрузки по входу.

Существенно повысить быстродействие инвертора и снизить расход энергии питания позволяет применение диодов Шоттки, включаемых параллельно переходу коллектор- база биполяр­ного транзистора (рис.7, в). Такое соединение называется тран­зистором Шоттки и обозначается в электронных схемах, как пока­зано на рис.7, в. Среднее время задержки сигналов в логических элементах ТТЛШ порядка1,5 нс при средней потребляемой мощ­ности около20 мВт на один логический элемент.

Применение МОП-транзисторов позволяет почти в10 раз увеличить число активных элементов на кристалле интегральной микросхемы и более чем в 103 раз уменьшить потребление энергии питания по сравнению с биполярными транзисторами. Однако почти в10—20 раз уменьшается быстродействие (в первую оче­редь, из-за больших емкостей на входе и выходе транзисторов и очень высоких входных сопротивлений).

<img width=«11» height=«2» src=«ref-1_632606896-152.coolpic» v:shapes="_x0000_s1050"><img width=«12» height=«2» src=«ref-1_632607199-155.coolpic» v:shapes="_x0000_s1049">Инвертор на МОП-транзисторах с n-каналами может быть выполнен по схеме, приведенной на рис.8, а. ТранзисторVT1, на затвор которого подается напряжение в отпирающей поляр­ности, выполняет роль резистора (сопротивление которого может быть сделано любым- в пределах от сотен омов до сотен кило-омов- в зависимости от технологии изготовления и напряжения на затворе). Если на входе А действует сигнал0, то транзистор VT2 закрыт и напряжение на выходеQ практически равно напря­жению источника питания, т. е. соответствует напряжению логи­ческой1. Когда на вход А действует положительное напряжение, соответствующее напряжению логической1, то транзисторVT2 открывается (его сопротивление при этом составляет всего300 — 500 Ом) и напряжение на выходеQ становится весьма малым (де­сятые доли-единицы вольт), что соответствует логическому0. Существенное повышение быстродействия (и снижение потребле­ния энергии питания) достигается при использовании комплиментарной пары КМОП-транзисторов.

<img width=«11» height=«2» src=«ref-1_632607048-151.coolpic» v:shapes="_x0000_s1051">Схема КМОП-инвертора приведена на рис.8, б. Если на входе А схемы действует напряжение логического нуля, то тран­зисторVT1, имеющий р-канал, полностью открыт, поскольку его затвор при этом соединен с общим проводом и поэтому на него подается напряжение в отпирающей полярности относительно истока, соединенного с плюсом источника питания. Транзи­сторVT2 имеющий n-канал, заперт, вследствие чего напряжение на выходеQ максимально и соответствует напряжению логиче­ской1. Когда на вход А подается положительное напряжение логической1, то транзисторVT1 запирается, а транзисторVT2 полностью отпирается, вследствие чего напряжение на входеQ становится нулевым. Быстродействие этой схемы по сравнению с предыдущей существенно увеличивается благодаря тому, что заряд-перезаряд паразитных емкостей происходит через весьма малые сопротивления полностью открытых транзисторовVT1 иVT2. Потребление энергии питания снижается до уровня деся­тых долей микроватта на один элемент потому, что схема потреб­ляет ток, в сущности, только во время переключения, когда один транзистор открывается, другой закрывается. В остальное вре­мя— приили1 — всегда один из транзисторов закрыт и ток от источника питания не потребляется.

<img width=«12» height=«2» src=«ref-1_632607199-155.coolpic» v:shapes="_x0000_s1052">


                                              <img width=«439» height=«298» src=«ref-1_632607967-14348.coolpic» v:shapes="_x0000_i1041">

Рис.7. Логический элемент НЕ, выполненный на обычном биполярном транзисторе (а); многоэмиттерном   транзисторе с дополнительным усилителем (б); Транзистор Шоттки и его условное графическое изображе­ние в электронных схемах (в).
<img width=«289» height=«184» src=«ref-1_632622315-8315.coolpic» v:shapes="_x0000_i1042">

Рис.8. Логический элемент НЕ, выпол­ненный на МОП-транзисторах с n-каналом (а), комплиментарной паре МОП-транзисторов с n- и р-каналами (б).





Логический элемент И – НЕ.



<img width=«12» height=«2» src=«ref-1_632630630-154.coolpic» v:shapes="_x0000_s1054"><img width=«12» height=«2» src=«ref-1_632630630-154.coolpic» v:shapes="_x0000_s1053">Более универсален элемент И-НЕ, позволяющий одновременно с операцией логического умножения выполнить и отрицание, тем более что в большинстве случаев это не усложняет схемы. Например, на рис.9, а приведен МОП-вариант схемы логиче­ского элемента И-НЕ. ТранзисторVT1 используется вместо сопро­тивления нагрузки и постоянно открыт, ибо на его затвор подается напряжение в отпирающей полярности. Если на затворы транзи­сторовVT2 и VT3 поданы напряжения логического0, то они за­перты, тока не проводят и на выходеQ действует почти полное напряжение питания, т. е. напряжение логической1. Если по­дается напряжение логической1 только на один из входов А или В, то состояние схемы не изменяется и напряжение на выходе остается неизменным. Однако, если на оба входа действуют на­пряжения логических1, то оба транзистораVT2 иVT3 отпираются, их внутреннее сопротивление уменьшается (до500 — 1000 Ом) и напряжение на выходеQ также становится весьма малым, т. е. на выходе действует логический0 — в полном соответствии с таб­лицей истинности И-НЕ (табл. 4.).
    продолжение
--PAGE_BREAK--