Реферат: Аналогово-цифровой преобразователь

--PAGE_BREAK--                    2. БУФЕРНЫЙ УСИЛИТЕЛЬ


Характерной особенностью микросхемы КР1107ПВ2 является большая входная ёмкость (более 100 пф). В связи с этим, при использовании этих микросхем в измерительных устройсвах  возникает необходимость в буферном каскаде для развязки источника сигнала от емкостной нагрузки. При чем на этот каскад накладываются весьма жесткие требования по стабильности коэффициента усиления, термостабильности, полосе пропускания, так же требуется высокое входное сопротивление, чтобы не вносить погрешности в измеряемый сигнал или входное сопротивление, равное волновому сопротивлению кабеля, соединяющего источник сигнала и АЦП.

     Схема, указаная на рис. 2.1 может работать с ёмкостью нагрузки до 300 пФ с полосой пропускания до 20 МГц, нелинейность АЧХ -  0,2 %и коэффициент передачи равный 1.

     Основа буферного неинвертирующего усилителя -  дифференциальный каскад, собранный на транзисторах VT1 и  VT2. Нагрузкой его является схема – «токовое зеркало» на микросборке из двух подобранных по характеристикам транзисторах(DA1).

На выходе собран эмиттерный  повторитель на транзисторе VT6, согласованный с дифференциальным каскадом и с токовым повторителем VT4. Резисторы R1-R3образуют делитель напряжения для подстройки «0»  на выходе усилителя без сигнала на входе. На транзисторах VT3-VT4и диодах VD1-VD3собраны два источника тока для питания  дифференциального каскада и токового повторителя./2/
           принципиальная электрическая схема буферного усилителя
                                                           Рис 2.1



--PAGE_BREAK--                     5. АЦП   КР1107ПВ2

     Интегральная полупроводниковая микросхема КР1107ПВ2 представляет собой быстродействующий восьмиразрядный аналогоцифровой преобразователь с частотой преобразования до 20 МГц. Микросхема предназначена для преобразования входных аналоговых сигналов в диапазоне отрицательных напряжений от –2В до 0В в один из кодов параллельного считывания: прямой двоичный, обратный двоичный, прямой дополнительный, обратный дополнительный.

     Построение АЦП по  полностью параллельной схеме позволяет получить максимальное быстродействие при минимальной динамической погрешности без использования внешней схемы выборки хранения во всем диапазоне частоты преобразования.

     Выходные уровни и уровни управляющих сигналов АЦП соответствуют уровням ТТЛ.

     Конструктивно ИС КР1107ПВ2изготовлена в металлокерамическом корпусе с 64 выводами типа 2136.64-1. Особенностью корпуса является наличие радиатора, выполненного в виде анодированной пластины из аллюминевого сплава. Такая конструкция обеспечивает работу микросхемы в диапазоне температур –10 ¸+70 °С.
      Назначение выводов ИС КР1107ПВ2


Опорное напряжение U1

Вход (аналоговый сигнал)

Общий (аналоговая земля)

Вход корректировки нелинейности

Опорное напряжение U2

Напрежение питания Uп1

Общий (цифровая земля)

Тактовый сигнал

Выход 8 (младший разряд)

Выход 7

Выход 6

Выход 5

Управление выходным кодом, вход 2

Выход 4

Выход 3

Выход 2

Выход 1 (старший разряд)

Управление выходным кодом, вход 1

Напряжение питания Uп2



11

13, 15, 16, 18, 20

14, 19

17

22

28, 43

29, 42

30

32

33

34

35

36

37

38

39

40

41

47-50

                    

               

                     Основные электрические параметры
                           -10-



Напрежение питания Uп1

Напрежение питания Uп2

Выходное напряжение высокого уровня

Выходное напряжение  низкого уровня

Напрежение смещения «0» на выходе

Абсолютная погрешность преобразования в конечной точке шкалы

Дифференциальная нелинейность

Напрежение источника U1

Напряжение источника U2

Максимальное время преобразования

Максимальная частота преобразования

Апертурная неопределенность

Входная ёмкость



5В

-6В

>2.4B

>0.4B

-0.1¸0.1B

-0.1¸0.1B

-1¸1 ЕМР

-0.1¸0.1B

-2В

<100нS

£20МГц

<60пS

<300пФ


     Обобщенная схема паралелльного АЦП КР1107ПВ2 представлена на рисунке 5.1 /3/
                ОБОБЩЕННАЯ СХЕМА ПАРАЛЛЕЛЬНОГО АЦП
                               Рис. 5.1


--PAGE_BREAK--                     6. КПУ «ЭЛЕКТРОНИКА 2702»

     Универсальный программируемый контроллер «ЭЛЕКТРОНИКА 2702»  построен на основе микропроцессора К580ВМ80, содержит в своем составе два контроллера ввода-вывода, два программируемых таймера, контроллер прямого доступа к памяти, контроллер прерываний, микросхемы постоянной и оперативной памяти, схемы логики управления.  Управление контроллера осуществляется с клавиатуры, результаты отображаются на дисплее.

     Контроллер оперирует восьмибитным параллельным кодом, имеет сорок восемь двунаправленных программируемых канало ввода-вывода. Контроллер может осуществлять следующие операции:

1. Опрос портов ввода-вывода и запись информации из них в ОЗУ.

2. Запись в порты ввода-вывода информации из ОЗУ.

3. Все операции с памятью характерные для процессора К580ВМ80 и 

   определяемые набором его команд.
                           -13-


                       7.  ПРОГРАММ РАБОТЫ КОНТРОЛЛЕРА

     Программа, обеспечивающая работу контроллера и АЦП должна:

1. Предусматривать программное изменение выходного кода АЦП.

2. Стробировать АЦП и записывать результаты в ОЗУ с заданной программно 

    частотой.

3. Предусматривать программное изменение памяти, отводимой для записи

    сигнала.

4. Опрашивать один из портов в ожидании сигнала начала преобразования.

5. Сбрасывать схему запуска в исходное состояние выставлением в одном из

    каналов порта сигнала готовности.
Блок-схема  программы представленна на рис. 7.1
Полный листинг программы с пояснениями приведен ниже
 


<img width=«12» height=«31» src=«ref-1_1961524100-112.coolpic» v:shapes="_x0000_s1027"><img width=«12» height=«31» src=«ref-1_1961524212-113.coolpic» v:shapes="_x0000_s1026">MVI  A,   8A;

OUT  F7   ;

MVI  A,   20;

OUT  F6   ;

<img width=«12» height=«40» src=«ref-1_1961524325-123.coolpic» v:shapes="_x0000_s1028">M1:  IN   F6   ;

     ANI  A,   80;

     JN   M1   ;

     LXI  H,   2200;

<img width=«12» height=«31» src=«ref-1_1961524448-114.coolpic» v:shapes="_x0000_s1029">M3:  MVI  A,   43;

     OUT  F6   ;

<img width=«12» height=«30» src=«ref-1_1961524562-116.coolpic» v:shapes="_x0000_s1030">     MVI  03   ;

     OUT  F6   ;

<img width=«12» height=«31» src=«ref-1_1961524678-114.coolpic» v:shapes="_x0000_s1031">     IN   F5   ;

     MOV  M,   A;

<img width=«12» height=«88» src=«ref-1_1961524792-166.coolpic» v:shapes="_x0000_s1032">M2:  MVI  B,   XX;

     DCR  B    ;

     NOP        ;

     NOP        ;

     NOP        ;

     JNZ  M2   ;
<img width=«12» height=«50» src=«ref-1_1961524958-134.coolpic» v:shapes="_x0000_s1033">     MVI  A,   29;

     CMP  H    ;

     INX  H    ;

     JNZ  M3   ;

     HALT
                           -14-
           БЛОК – СХЕМА ПРОГРАММЫ РАБОТЫ АЦП
                            Рис. 7.1


--PAGE_BREAK--