Реферат: Додаток Ж

Додаток Ж
(довідковий)

Мікроконтролер МС-12S


Опис виводів MC-12 приведено в таблицях 1-7

Таблиця 1 - Порт зовнішньої пам'яті

Назва виводу

Кількість

Тип

Призначення

A[31:0]

32

O

Шина адреси

D[31:0]

32

IO

Шина даних

nWR[3:0]

4

O

Запис байтів асинхронної пам'яті

nWE

1

O

Запис асинхронної пам'яті

nRD

1

O

Читання асинхронної пам'яті

nACK

1

I

Готовність асинхронної пам'яті

nCS[3:0]

4

O

Дозвіл вибірки банків пам'яті

SRAS

1

O

Строб адреси рядка

SCAS

1

O

Строб адреси стовпчика

SWE

1

O

Дозвіл запису

DQM[3:0]

4

O

Маска вибірки байта

SCLK

1

O

Тактова частота роботи

CKE

1

O

Дозвіл частоти

A10

1

O

10 розряд адреси

BA[1:0]

2

O

Номер банку

nFLYBY

1

O

Ознака режиму передачі DMA "Flyby"

nOE

1

O

Дозвіл читання зовнішнього пристрою

Усього 89 виводів

Таблиця 2- Керування

Назва виходу

Кількість

Тип

Призначення

1

2

3

4

nDMAR[3:0]

4

I

Запит каналу DMA

NMI

1

I

Немасковане переривання

nIRQ[3:0]

4

I

Запити переривання

BYTE

1

I

Розрядність шини даних сегмента 3 зовнішні пам'яті:
0–32 розряду;
1–8 розрядів

PLL_EN

1

I

Дозвіл роботи PLL

XTI, XTO

1

I,O

Сигнал тактової частоти

RTC_XTI

1

I

Сигнали частоти реального часу

nRST

1

I

Сигнал встановлення вихідного стану

TCK

1

I

Тестовий тактовий сигнал (JTAG)

TRST

1

I

Встановлення вихідного стану (JTAG)

Продовження таблиці 2


1

2

3

4

TMS

1

I

Вибір режиму тесту (JTAG)

TDI

1

I

Вхід даних тесту (JTAG)

TDO

1

0

Вихід даних тесту (JTAG)

Усього 20 виходів

Таблиця 3 - Послідовні порти (2 штуки)

Назва виходу

Кількість

Тип

Призначення

DT

1

O

Передані дані

DR

1

I

Прийняті дані

TCLK

1

IO

Частота передачі

RCLK

1

IO

Частота прийому

TFS

1

IO

Синхронізація передачі

RFS

1

IO

Синхронізація прийому

Усього 6x2 = 12 виходів

Таблиця 4 - Лінкові порти (2 штуки)

Назва виходу

Кількість

Тип

Призначення

LDAT

8

IO

Шина даних

LCLK

1

IO

Синхронізація

LACK

1

IO

Підтвердження

Усього 10x2 = 20 виходів

Таблица 5- UART

Найменування сигналу

Кількість

Тип

Призначення

SIN

1

I

Вхід послідовних даних

SOUT

1

O

Вихід послідовних даних

NDTR

1

O

Готовність UART до встановлення зв'язку (Data Terminal Ready)

NRTS

1

O

Готовність UART до обміну даними (Request To Send)

NCTS

1

I

Готовність модему до обміну даними (Clear To Send)

NDSR

1

I

Готовність модему до встановлення зв'язку (Data Set Ready)

Усього 6 виходів

Таблиця 6- Електроживлення

Назва виходу

Кількість

Тип

Призначення

VDD

7

I

Напруга електроживлення ядра

DVDD

8

I

Напруга електроживлення вихідних драйверів

PVDD

1

I

Напруга електроживлення PLL

GND

15

I

Земля ядра, вхідних і вихідних драйверів

PGND

1

I

Земля PLL

Усього 32 виходів


Рисунок 1 - Креслення корпуса мікросхеми MC-12S



Нумерація виходів мікросхеми MC-12S у корпусі QFP-208 приведена в таблиці 7

Таблиця 7 Нумерація виходів MC-12S у корпусі QFP-208

Номер виходу

Назва виходу

Номер виходу

Назва виходу

Номер виходу

Назва виходу

Номер виходу

Назва виходу

1

2

3

4

5

6

7

8

1

-

53

-

105

-

157

-

2

-

54

-

106

-

158

-

3

-

55

-

107

-

159

-

4

A[31]

56

D[26]

108

nCS[0]

160

DR0

5

A[30]

57

D[25]

109

SRAS

161

TCLK0

6

A[29]

58

D[24]

110

SCAS

162

RCLK0

7

A[28]

59

D[23]

111

SWE

163

TFS0

8

A[27]

60

D[22]

112

DQM[3]

164

RFS0

9

PVDD

61

VDD

113

VDD

165

VDD

10

PGND

62

GND

114

GND

166

GND

11

A[26]

63

D[21]

115

DQM[2]

167

DT1

12

A[25]

64

D[20]

116

DQM[1]

168

DR1

13

A[24]

65

D[19]

117

DQM[0]

169

TCLK1

14

A[23]

66

D[18]

118

SCLK

170

RCLK1

15

A[22]

67

D[17]

119

CKE

171

TFS1

16

A[21]

68

D[16]

120

A10

172

RFS1

17

A[20]

69

D[15]

121

BA[1]

173

LDAT0[7

18

A[19

70

D[14]

122

BA[0]

174

LDAT0[6]

19

A[18]

71

D[13

123

nFLYBY

175

LDAT0[5]

20

VDD

72

PVDD

124

PVDD

176

VDD

21

GND

73

PGND

125

PGND

177

GND

22

A[17]

74

D[12]

126

nOE

178

LDAT0[4]

23

A[16]

75

D[11]

127

nDMAR[3]

179

LDAT0[3]

24

A[15]

76

D[10]

128

nDMAR[2]

180

LDAT0[2]

25

A[14]

77

D[9]

129

nDMAR[1]

181

LDAT0[1]

26

A[13]

78

D[8]

130

nDMAR[0]

182

LDAT0[0]

27

A[12]

79

D[7]

131

NMI

183

LCLK0

28

A[11]

80

D[6]

132

nIRQ[3]

184

LACK0

Продовження таблиці 7


1

2

3

4

5

6

7

8

29

A[10]

81

D[5]

133

nIRQ[2]

185

LDAT1[7]

30

A[9]

82

D[4]

134

nIRQ[1]

186

LDAT1[6]

31

PVDD

83

VDD

135

AVDD

187

PVDD

32

PGND

84

GND

136

AGND

188

PGND

33

A[8]

85

D[3]

137

nIRQ[0]

189

LDAT1[5]

34

A[7]

86

D[2]

138

BYTE

190

LDAT1[4]

35

A[6]

87

D[1]

139

PLL_EN

191

LDAT1[3]

36

A[5]

88

D[0]

140

XTI

192

LDAT1[2]

37

A[4]

89

nWR[3]

141

XTO

193

LDAT1[1]

38

A[3]

90

nWR[2]

142

RTCXTI

194

LDAT1[0]

39

A[2]

91

nWR[1]

143

PLL_OUT

195

LCLK1

40

A[1]

92

nWR[0]

144

nRST

196

LACK1

41

A[0]

93

nWE

145

TCK

197

SIN

42

PVDD

94

PVDD

146

VDD

198

VDD

43

PGND

95

PGND

147

GND

199

GND

44

D[31]

96

nRD

148

TRST

200

SOUT

45

D[30]

97

nACK

149

TMS

201

nDTR

46

D[29]

98

nCS[3]

150

TDI

202

nRTS

47

D[28]

99

nCS[2]

151

TDO

203

nCTS

48

D[27]

100

nCS[1]

152

DT0

204

nDSR

49

-

101

-

153

-

205

nDSR

50

-

102

-

154

-

206

-

21

-

103

-

155

-

207

-

52

-

104

-

156

-

208

-