Лекция: Структура микропроцессора.

Рассмотрим структуру гипотетического МП с архитектурой, обладающей типичными чертами.

Входящие в состав гипотетического МП компоненты говорят о том, что он является процессором с программным управлением. Некоторые компоненты, а именно программный счетчик, стек и регистр команд служат для обработки команд. Такие компоненты как АЛУ, триггер переноса, РОН, регистр адреса данных служат для обработки данных. Все остальные компоненты, а именно дешифратор команд и блок управления и синхронизации (БУС), управляют работой других компонентов. Взаимодействие компонентов осуществляется по внутренним каналам передачи данных. Связь МП с другими блоками (ЗУ и УВВ) происходит по адресной шине, шине данных и управляющей шине. МП работает со словами, состоящими из 8 битов. Такие слова, называемые битами удобны при выполнении арифметических и логарифмических операций и используются во многих реальных МП. Поэтому будим предполагать, что все данные представляют именно такие слова. Если в расчетах встречаются числа большой длины, то применяются специальные программы для вычисления с двойной, тройной точностью и т.д.

С другой стороны, адрес из 8 битов позволяет прямо адресовать только 28-256 ячеек памяти. Для реальных задач этого конечно мало. Поэтому для задания адреса памяти обычно используют 16разрядов (2 байта) и это позволяет адресовать 216-65536 ячеек.

Шины данных в соответствии с длиной слова состоят из 8 линий, а адресная из 16. управляющая шина состоит из 5 линий ведущих к блоку управления и синхронизации, и 8 выходящих из него линий. По ним передаются управляющие сигналы между компонентами МП и другими блоками.

Счетчик команд состоит из 16 битов и содержит адрес очередного байта команды, считываемого из памяти. Он автоматически увеличивается на единицу после чтения каждого байта.

Существует связь между счетчиком команд и вершиной стека из 64 регистров. Одна из функций стека – сохранение адреса возврата из подпрограммы. В стеке могут также сохраняться данные из верхних трех РОН и триггера переноса.

В то время как слово данных всегда состоит из одного байта, команда может состоять из одного, двух, трех байтов. Первый байт любой команды поступает из памяти по шине данных в регистр команд. Этот первый байт подается на вход дешифратора команд, который определяет ее смысл. В частности дешифратор определяет, является ли команда однобайтовой, или она состоит из большего числа байтов. В последнем случае дополнительные байты передаются по шинам данных из памяти и принимаются или на регистр адреса данных, или на один из РОН.

Регистр адреса данных содержит адрес операнда для команд, обращающихся к памяти, адрес пор та для команд ввода-вывода или адрес следующей команды для команд перехода.

Пятнадцать 8-битовых РОН содержат операнды для всех команд, работающих с данными. Для указания этих регистров используются 4-битовые коды 0000 до 1110. Регистр 0000 называется аккумулятором и участвует во всех арифметических и логических операциях. В частности он содержит один из операндов перед выполнением операции и получает результат после ее завершения. Обычно обращения к РОН осуществляются при помощи R-селектора или r-селектора. R-селектор позволяет обращаться к любому регистру, тогда как через r- селектор доступны только регистры 0000, 0001 и 0010.

Очень полезная возможность, присутствующая во многих машинах, — это косвенная адресация. Некоторый вариант косвенной адресации встроен и в гипотетический МП. Задание несуществующего РОН 1111 используется как указание на то, что нужно обратиться к байту памяти по 16 разрядному адресу, который получается комбинированием содержимого 2 фиксированных РОН. А именно, старшие 8 разрядов адреса – из регистра 0001, а младшие 8 разрядов адреса из регистра 0010 (в дальнейшем эти 2 регистра мы будем называть H и L соответственно Н-Higher, L-Lower).

Чтобы пояснить подобную косвенную адресацию, предположим, что H содержит 1011101, L-00101011. Тогда любая команда, ссылающаяся на регистр 1111, вызовет выборку операнда из ячейки памяти 101110100101011.

Все арифметические и логические операции выполняются в АЛУ. Входами АЛУ служат 2 8-битовые шины. Одна из них идет от аккумулятора, а другая от R-селектора, который выбирает либо один из РОН, либо ячейку памяти, если задана косвенная адресация. Еще одна входная линия поступает в АЛУ от триггера переноса С, который участвует в некоторых арифметических и логарифмических операциях.

Результаты из АЛУ передаются в Акк по выходной 8-битовой шине. Существует еще 2 линии идущие от АЛУ и БИС; они передают информацию…………………………………………………………….